74ls192（74ls192倒计时计数器）

很多朋友在找大海号时都会咨询74ls192和74ls192倒计时计数器，这说明有一部分人对这个问题不太了解，您了解吗？那么什么是74ls192倒计时计数器？接下来就由小编带大家详细了解一下吧！

本文目录一览：

• 1、74ls192怎么设置初始值
• 2、Multisim的74LS192功能表
• 3、关于74LS192计数器问题
• 4、两片74LS192如何级联？
• 5、multisim74ls192在哪
• 6、74LS192的引脚及具体功能

74ls192怎么设置初始值

你将Lo端口设置为低电平,就可以置数了。

74LS192是同步十进制可逆计数器，具有同步预置数端和异步清零端，可以直接级联而无需外接电路，借位和进位两输出端可级联递增计数和递减计数，使用方便。

本工作方式避免了一般用异步（行波时钟）计数器所带来的计数输出的尖峰脉冲。四个主从触发器的输出端，由两计数（时钟）输入之一的“低”到“高”电平的过渡而被触发。计数方向在其它计数输入端为“高”时，由脉冲的计数输入端所定。本电路为全可编程的，当置数输入为“低”时，把所希望的数据送入数据输入端上，来把每个输出端预置到两电平之一。输出将符合独立于计数脉冲的数据输入的改变。

该特点可使电路以预置输入而简单地更改计数长度，用作N模数分频器（除法器）。清零输入在加高电平时，迫使所有输出端为低电平。清零功能独立于计数输入和置数输入。清零、计数和置数等输入端都是缓冲过的，它降低了驱动的要求，这就可减少为长字所要求的时钟驱动器数等等。本电路都设计成可被直接级联而勿需外接电路。借位和进位两输出端可级联递增计数和递减计数两功能。借位输出在计数器下谥时，产生宽度等于递减计数输入的脉冲；同样，进位输出在计数器上谥时，产生宽度等于递加计数输入的脉冲。

Multisim的74LS192功能表

74LS192芯片是一个具有双计数功能的芯片，既可以做加计数，也可以做减计数。

1、A、B、C、D    置数输入端，管脚悬空相当于接低电平“0”；

2、Qa、Qb、Qc、Qd     数字信号输出端

3、~BO借位信号输出端

4、~CO   进位信号输出

5、~Load  置数端，低电平有效

6、DOWN   减计数时钟信号输入端

7、UP   加计数时钟信号输入端

8、CLR   置0端，高电平有效

关于74LS192计数器问题

1、74LS192是可预置的十进制同步加/减计数器，计数器初始状态与减法还是加法无关。

2、计数器有清零引脚MR，清零后，不论出于加减状态，计数器输出均为0。

3、计数器还具有加载功能，加载后，计数器不论原先是什么值，输出为加载值。

4、不进行清零和加载操作，计数器一直循环计数，无所谓从哪里开始。

5、减法计数时，0变9时，借位输出有效，从这个角度讲，可以认为从9开始，就如加计数是9变0时进位，可以认为从0开始。

两片74LS192如何级联？

把联级端直接联上就可以。

74LS192是十进制可逆集成计数器。把二个以上的设备通过某种方式连接起来，能起到扩容的效果就是级联。

级联可以被应用在很多方面。比如：网络上的交换机，路由器级联。还有用到的内存条，也是由存储芯片级联构成的。还有功放，一个功放块或是三极管的放大效果达不到要求的功率，这时候就要用多片级连的方法来实现。

扩展资料：

在LAN连接中，通常引入WAN连接中的DCE/DTE概念，简单来说，DCE(数据通信设备)指的是交换机、网桥或集线器，DTE(数据终端设备)指的是PC、服务器或路由器。 通常DCE连接到DTE使用直通线缆；DCE连接到DCE、以及DTE连接到DTE使用交叉线缆。如果一台DCE(或DTE)设备带有级联端口(例如交换机的UpLink端口)，连接到另一台DCE(或DTE)设备，只需要使用直通线缆连接一台设备的级联端口和另一台设备的普通端口。

参考资料来源：大海号 -级联

multisim74ls192在哪

multisim74ls192在数字时钟电路中,分与秒的计数电路是分别由两个74LS192D组成。

74LS192的load端是并行置数端，低电平有效，当此端子接低电平时，192计数器会将ABCD四个输入端的数据送至192的四个输出端QA~QD，例如ABCD为0011，给load端施加一低电平时，则192的四个输出端QA~QD就变为了0011。

multisim直观的捕捉和功能强大的仿真：

NI Multisim软件结合了直观的捕捉和功能强大的仿真，能够快速、轻松、高效地对电路进行设计和验证。凭借NI Multisim，您可以立即创建具有完整组件库的电路图，并利用工业标准SPICE模拟器模仿电路行为。

multisim借助专业的高级SPICE分析和虚拟仪器，您能在设计流程中提早对电路设计进行的迅速验证，从而缩短建模循环。与NI LabⅥEW和SignalExpress软件的集成，完善了具有强大技术的设计流程，从而能够比较具有模拟数据的实现建模测量。

74LS192的引脚及具体功能

以上为74ls192的引脚。以下为功能：

P0、P1、P2、P3为计数器输入端，为清除端，Q0、Q1、Q2、Q3为数据输出端。

74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，

拓展资料：

74ls192应用电路

本电路复杂程度为55个等效门。本电路通过同时触发所有触发器而提供同步操作，以便在使用控制逻辑结构时，输出端的变化可相互重合。

本工作方式避免了一般用异步（行波时钟）计数器所带来的计数输出的尖峰脉冲。四个主从触发器的输出端，由两计数（时钟）输入之一的“低”到“高”电平的过渡而被触发。计数方向在其它计数输入端为“高”时，由脉冲的计数输入端所定。本电路为全可编程的，当置数输入为“低”时，把所希望的数据送入数据输入端上，来把每个输出端预置到两电平之一。输出将符合独立于计数脉冲的数据输入的改变。

该特点可使电路以预置输入而简单地更改计数长度，用作N模数分频器（除法器）。清零输入在加高电平时，迫使所有输出端为低电平。清零功能独立于计数输入和置数输入。清零、计数和置数等输入端都是缓冲过的，它降低了驱动的要求，这就可减少为长字所要求的时钟驱动器数等等。本电路都设计成可被直接级联而勿需外接电路。借位和进位两输出端可级联递增计数和递减计数两功能。借位输出在计数器下谥时，产生宽度等于递减计数输入的脉冲；同样，进位输出在计数器上谥时，产生宽度等于递加计数输入的脉冲。

参考资料：alldatasheet-74ls192